吉林丽宁消防器材有限公司
咨询热线：
发布时间：2024/8/28 新闻来源：吉林丽宁消防器材有限公司 浏览次数：0次>
因为“在美读博先生”对本问题的回答是完全错误的，他把芯片中晶体管的连接方法当成印制电路板中的连接方法来回答了。为了使网友们不被误导，我来回答一下这个问题。
芯片中几十亿个晶体管间的连接线以及与其它元器件的连接线，如体电阻器的连接线、结电容器连接线、外引出线的焊接区，都是同时制作成功的。所使用的导体材料是金。
这些连接线的制作方法是，
①通过光刻和腐蚀(腐蚀液通常是能够腐蚀二氧化硅或氮化硅的氢氟酸)的方法，将整个表面都钝化了的芯片上各条连接线的两端头开出窗口。
②用等离子溅射镀膜法，在开了窗口的整个芯片表面，镀制一层1微米厚左右的铜膜。这个铜薄膜并不是作为连接线使用的，而是为制作连接线“作嫁衣裳”的，请继续往下看。
③用光刻腐蚀的方法，在完整铜膜上的将来用于制作连接线和焊接区的位置开出窗口。这种开出窗口的铜薄膜，类似于在文化衫等处印刷图案或文字的掩模；但又与那类掩模不同。因为那类掩模是可以多次放上取下，重复使用的；而这次制作的铜掩模却是固定的，一次性的使用。因此，这类掩模被称为“死掩模”。这次用于腐蚀铜薄膜的腐蚀液是，与前面工艺过程①中腐蚀钝化层的腐蚀液不同的，它一般用的是能够腐蚀铜的三氯化铁溶液。
④在铜质死掩模上面，用真空蒸发镀膜法镀制作为导体使用的1微米厚左右的金膜。
⑤重复使用前面工艺过程③中所使用过的腐蚀方法(这次就不用光刻了)，去掉铜质死掩模(也将存在于死掩模表面的的金薄膜也一起被去掉)，剩余的金薄膜就是芯片所需要的晶体管间以及与其它元器件之间的连接线和外引出线的焊接区了。
CPU里面的晶体管有什么用，竟然有好几亿，为什么要用那么多，多了有什么好处？芯片如同人脑， CPU里面的晶体管有什么用？ 和脑细胞一样，进行运算、存储等不同的功能 竟然有好几亿，为什么要用那么多？ 因为需要进行高度密集、复杂的计算、记住需要记录的信息 多了有什么好处？ 多了就更聪明
据说大型芯片有几十亿个晶体管，一个都容不得出错，但为何芯片可靠性还这么高？许多了解芯片结构的朋友可能都思考过这样一个问题，大型或者高精度芯片的内部有几十亿个晶体管，而且精度控制在几纳米的范围内，比如华为麒麟990 5G处理器，不到一个指甲盖大小的空间里封装了103亿个晶体管。那么 芯片是如何保证其持续且高效地运行的呢？
其实题目中的疑问可以分成两个问题，一是芯片中的几十亿个晶体管是否一个都不能出错？二是芯片如何保持高的可靠性？
芯片中的晶体管是否一个都不能出错？要想了解这个问题，首先我们要了解芯片的制作过程，芯片的制作过程主要分为三个过程：
1.首先是晶圆的制作，我们需要将石英砂制成高纯度的单晶硅圆柱体，之后将其切片打磨，制成我们需要的晶圆片；
2.接着是进行光刻，掩膜，机械，化学处理等过程，著名的荷兰阿斯麦（ASML）光刻机就是靠这个加工过程赚取丰厚利润的；
3.最后是焊接和管脚处理，塑装，切割，测试等，每一步都需要精细处理，才能制成合格的芯片。
在简单了解了芯片的生产制作过程后，大家应该都了解芯片生产的困难了吧？考虑到芯片原材料的材质，环境状况，人为影响以及设备影响，芯片的制作过程总会出现纰漏，做不到完完全全和设计初衷一模一样。
所以在首先在设计之初，芯片会设计一些多余的晶体管，也就是芯片会预留一些保留区域，假设在制作过程或使用过程中某个晶体管坏掉了，则系统会自动屏蔽掉这一组晶体管，从保留的多余晶体管开发出一组晶体管来取代它。
当然，保留区域的晶体管数目是有一定限度的，如果使用范围超过这个限度，那么这颗芯片就只能进行降级运行，如砍掉部分处理器件的功能。
再者，芯片制造过程中，产商也会严格把控生产过程，毕竟废品率的居高不下也意味着成本的居高不下。
所以制造过程的高精密度，例如车间的超净和超静，材料的纯度，减少人工错误提高制造过程的自动化等等。最后在封装测试阶段，也会进行各种检测，确保送到用户手上的产品是能够正常运行的。
芯片为何有如此高的可靠性？芯片之所以有如此高的可靠性，这还要得益于工业界所积累的一套完整的流程体系所确保的结果。
我们知道软件代码的开发速度很快，而且可以修修改改，但是硬件不行。产商当前发布的新产品，基本上都是该公司的研发人员两到三年前开始设计，历经2年测试，历经硬件架构师设计，测试工程师测试，找出bug并进行修改，最后由后端工程师将代码转化为实际的电路，进行布局和布线。
所以相比于软件，硬件不仅耗时长，而且投入大，同时还要保证不出纰漏，自然难度完全不一样。
同时硬件本身就能够在某些错误造成时进行恢复，只要恢复时间够短，一般就不会察觉到系统曾经的失败和错误，也基本上不会影响它们的正常运用。
总结中国每年都会进口大量高精度的芯片，其中主要原因是中国在高精度芯片的制作上受制于西方各国，从制作晶圆的原材料，到制作工艺过程中用到的高精度光刻机以及各种仪器，中国的技术储备都与西方国家有着较大差距。
虽然中国现在也在奋力发展芯片技术，上海微电子的国产光刻机技术也有了很大进步，但是离世界一流水准仍然有不小的距离。但是不管怎么说，我们只要了解差距，正视差距，加大科研普及和科研投入，我们就一定能早日制作出真正的从设计到供应链生产都是纯国产的芯片。
目前芯片上有上亿个晶体管，是否到达极限了？目前芯片上有上亿个晶体管，是否到达极限了？
并没有，目前主流的CPU制程已经达到了7-14纳米，采用7纳米制程的芯片将越来越多，而下一代芯片的目标，是采用5纳米制程，集成更多的晶体管。
制造工艺
制造工艺指制造CPU或GPU的制程，或指晶体管门电路的尺寸，单位为纳米（nm)。更先进的制造工艺可以使CPU与GPU内部集成更多的晶体管，使处理器具有更多的功能以及更高的性能。简单理解，就是制造工艺越先进，芯片里面就可以集成更多的晶体管。就像同一个房间铺地板，铺50cm*50cm的瓷砖智能铺10块，而铺5cm*5cm的瓷砖却可以铺1000块。
所以随着制造工艺的提升，芯片里晶体管数量就会越多。
5纳米制程消息
目前不管是PC还是手机都用上了7纳米制程，下一代有望使用5纳米制程。
根据最新消息，台积电5 纳米制程近期有重大突破，试产良率冲高至八成以上，为下季导入量产，首批客户即为苹果和海思。
可见，目前芯片上晶体管不仅没有达到极限，并且很快我们就能用上制程更加先进的芯片了。
芯片中的晶体管是个什么鬼？晶体管（transistor）是一种固体半导体器件，具有检波、整流、放大、开关、稳压、信号调制等多种功能。晶体管作为一种可变电流开关，能够基于输入电压控制输出电流。与普通机械开关（如Relay、switch）不同，晶体管利用电讯号来控制自身的开合，而且开关速度可以非常快，实验室中的切换速度可100GHz以上。
指内含集成电路的硅片，体积很小，常常是计算机或其他电子设备的一部分。
广义上，只要是使用微细加工手段制造出来的半导体片子，都可以叫做芯片，里面并不一定有电路。比如半导体光源芯片；比如机械芯片，如MEMS陀螺仪；或者生物芯片如DNA芯片。在通讯与信息技术中，当把范围局限到硅集成电路时，芯片和集成电路的交集就是在“硅晶片上的电路”上。芯片组，则是一系列相互关联的芯片组合，它们相互依赖，组合在一起能发挥更大的作用，比如计算机里面的处理器和南北桥芯片组，手机里面的射频、基带和电源管理芯片组。
以下这篇文章和你一起学习，《芯片里面的几千万的晶体管是怎么装进去的？》，来自网摘。
要想造个芯片， 首先， 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)
(此处担心有版权问题… 毕竟我也是拿别人钱干活的苦逼phd… 就不放全电路图了… 大家看看就好， 望理解！）
再放大...
我们终于看到一个门电路啦! 这是一个NAND Gate(与非门)， 大概是这样:
A， B 是输入， Y是输出.
其中蓝色的是金属1层， 绿色是金属2层， 紫色是金属3层， 粉色是金属4层...
那晶体管(更正， 题主的"晶体管" 自199X年以后已经主要是 MOSFET， 即场效应管了 ) 呢?
仔细看图， 看到里面那些白色的点吗? 那是衬底， 还有一些绿色的边框? 那些是Active Layer (也即掺杂层.)
然后Foundry是怎么做的呢? 大体上分为以下几步:
首先搞到一块圆圆的硅晶圆， (就是一大块晶体硅， 打磨的很光滑， 一般是圆的)
图片按照生产步骤排列. 但是步骤总结单独写出.
1、湿洗(用各种试剂保持硅晶圆表面没有杂质)
2、光刻 (用紫外线透过蒙版照射硅晶圆， 被照到的地方就会容易被洗掉， 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意， 此时还没有加入杂质， 依然是一个硅晶圆. )
3、 离子注入(在硅晶圆不同的位置加入不同的杂质， 不同杂质根据浓度/位置的不同就组成了场效应管.)
4.1、干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的，而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉， 或者是一些第一步光刻先不需要刻出来的结构， 这一步进行蚀刻).
4.2、湿蚀刻(进一步洗掉， 但是用的是试剂， 所以叫湿蚀刻).--- 以上步骤完成后， 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次， 很可能需要反反复复的做， 以达到要求. ---
5、等离子冲洗(用较弱的等离子束轰击整个芯片)
6、热处理， 其中又分为:
6.1、快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上， 然后慢慢地冷却下来， 为了使得注入的离子能更好的被启动以及热氧化)
6.2、退火
6.3、热氧化 (制造出二氧化硅， 也即场效应管的栅极(gate) )
7、化学气相淀积(CVD)， 进一步精细处理表面的各种物质
8、物理气相淀积 (PVD)，类似， 而且可以给敏感部件加coating
9、分子束外延 (MBE) 如果需要长单晶的话就需要这个..
10、电镀处理
11、化学/机械 表面处理然后芯片就差不多了， 接下来还要:
12、晶圆测试
13、晶圆打磨就可以出厂封装了.我们来一步步看:
就可以出厂封装了.我们来一步步看:
1、上面是氧化层， 下面是衬底(硅) -- 湿洗
2、一般来说， 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子)， 作为衬底 -- 离子注入
3、先加入Photo-resist， 保护住不想被蚀刻的地方 -- 光刻
4、上掩膜! (就是那个标注Cr的地方. 中间空的表示没有遮盖， 黑的表示遮住了.) -- 光刻
5、紫外线照上去... 下面被照得那一块就被反应了 -- 光刻
6、撤去掩膜. -- 光刻
7、把暴露出来的氧化层洗掉， 露出硅层(就可以注入离子了) -- 光刻
8、把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次). -- 光刻
9、然后光刻完毕后， 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质就做成了一个N-well (N-井) -- 离子注入
10、用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻
11、上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理
12、用分子束外延处理长出的一层多晶硅， 该层可导电 -- 分子束外延
13、进一步的蚀刻， 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 湿蚀刻13 进一步的蚀刻， 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 湿蚀刻
14、再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质， 此时注意MOSFET已经基本成型. -- 离子注入
15、用气相积淀 形成的氮化物层 -- 化学气相积淀
16、将氮化物蚀刻出沟道 -- 光刻 湿蚀刻
17、物理气相积淀长出 金属层 -- 物理气相积淀
18、将多余金属层蚀刻. 光刻 湿蚀刻重复 17-18 长出每个金属层哦对了... 最开始那个芯片， 大小大约是1.5mm x 0.8mm
啊~~ 找到一本关于光刻的书， 更新一下， 之前的回答有谬误..
书名: << IC Fabrication Technology >> By BOSE
细说一下光刻. 题主问了: 小于头发丝直径的操作会很困难， 所以光刻(比如说100nm)是怎么做的呢?
比如说我们要做一个100nm的门电路(90nm technology)， 那么实际上是这样的:
这层掩膜是第一层， 大概是10倍左右的Die Size有两种方法制作: Emulsion Mask 和 Metal MaskEmulsion Mask:
这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ，也即um级别以下的 VLSI不用... )这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ，也即um级别以下的 VLSI不用... )制作方法: 首先: 需要在Rubylith (不会翻译...) 上面刻出一个比想要的掩膜大个20倍的形状 (大概是真正制作尺寸的200倍)， 这个形状就可以用激光什么的刻出来， 只需要微米级别的刻度.
然后:
给!它!照!相! ， 相片就是Emulsion Mask! 给!它!照!相! ， 相片就是Emulsion Mask! 如果要拍的"照片"太大， 也有分区域照的方法. Metal Mask:
制作过程: 1、先做一个Emulsion Mask， 然后用Emulsion Mask以及我之前提到的17-18步做Metal Mask! 瞬间有种Recursion的感觉有木有!!!
2、Electron beam:
大概长这样
制作的时候移动的是底下那层. 电子束不移动.
就像打印机一样把底下打一遍.
好处是精度特别高， 目前大多数高精度的(<100nm技术)都用这个掩膜. 坏处是太慢...
做好掩膜后:
Feature Size = k*lamda / NA
k一般是0.4， 跟制作过程有关 lamda是所用光的波长 NA是从芯片看上去， 放大镜的倍率.
以目前的技术水平， 这个公式已经变了， 因为随着Feature Size减小， 透镜的厚度也是一个问题了
Feature Size = k * lamda / NA^2
恩.. 所以其实掩膜可以做的比芯片大一些. 至于具体制作方法， 一般是用高精度计算机探针 激光直接刻板. Photomask(掩膜) 的材料选择一般也比硅晶片更加灵活， 可以采用很容易被激光汽化的材料进行制作.
这个光刻的方法绝壁是个黑科技一般的点! 直接把Lamda缩小了一个量级， With no extra cost! 你们说吼不吼啊!
Food for Thought: Wikipedia上面关于掩膜的版面给出了这样一幅图， 假设用这样的掩膜最后做出来会是什么形状呢?
于是还没有人理Food for thought...
附图的步骤在每幅图的下面标注， 一共18步.
最终成型大概长这样:
其中， 步骤1-15 属于 前端处理 (FEOL)， 也即如何做出场效应管
步骤16-18 (加上许许多多的重复) 属于后端处理 (BEOL) ， 后端处理主要是用来布线. 最开始那个大芯片里面能看到的基本都是布线! 一般一个高度集中的芯片上几乎看不见底层的硅片， 都会被布线遮挡住.
SOI (Silicon-on-Insulator) 技术:
传统CMOS技术的缺陷在于: 衬底的厚度会影响片上的寄生电容， 间接导致芯片的性能下降. SOI技术主要是将 源极/漏极 和 硅片衬底分开， 以达到(部分)消除寄生电容的目的.
传统:
SOI:
制作方法主要有以下几种(主要在于制作硅-二氧化硅-硅的结构， 之后的步骤跟传统工艺基本一致.)1. 高温氧化退火:
在硅表面离子注入一层氧离子层
等氧离子渗入硅层， 形成富氧层
高温退火
成型.
或者是2. Wafer Bonding(用两块! )不是要做夹心饼干一样的结构吗? 爷不差钱! 来两块!
来两块!
对硅2进行表面氧化
对硅2进行氢离子注入对硅2进行氢离子注入
翻面
将氢离子层处理成气泡层将氢离子层处理成气泡层
切割掉多余部分切割掉多余部分
成型! 再利用
光刻
离子注入离子注入
微观图长这样:
再次光刻 蚀刻
撤去保护， 中间那个就是Fin撤去保护， 中间那个就是Fin
门部位的多晶硅/高K介质生长门部位的多晶硅/高K介质生长
门部位的氧化层生长门部位的氧化层生长
长成这样
源极 漏极制作(光刻 离子注入)
初层金属/多晶硅贴片
蚀刻 成型
物理气相积淀长出表面金属层(因为是三维结构， 所有连线要在上部连出)
机械打磨(对! 不打磨会导致金属层厚度不一致)
成型! 成型!
连线
大概就是酱紫...
